Supplyframe Supplyframe XQ Datasheet5 芯耀 Findchips 与非AI
关注我们
设计助手
电子硬件助手 电子硬件助手
元器件查询 元器件查询

  • CAN接口电路设计指南

    CAN接口电路设计指南
    本应用笔记提供了关于CAN接口电路设计的建议，包括原理图和布局。文档介绍了如何设计终端节点和非终端节点的电路，并详细说明了各元件的选择和计算方法。
    思瑞浦3PEAK 2234 04/13 11:31

  • 心电导联和信号拾取及调理电路设计

    心电导联和信号拾取及调理电路设计
    最不利的条件下，这个电压直接与心电差分信号叠加。
    圣邦微电子 941 05/26 14:32

  • [HPM电路设计]HPM6ExY网络断联分析

    [HPM电路设计]HPM6ExY网络断联分析
    引言 HPM6ExY是先楫半导体最新推出HPM6E00系列的一款MCU，再保持了HPM6E00系列的功能的同时，内部合封了Flash和2个MII的PHY。针对EtherCAT的使用场合下，可以帮助客户进一步的减小PCB的布板空间，为更紧凑的产品，提供了实现的可能。 网络断联的现象 HPM6ExY在使用过程中，会出现随机的EtherCAT的断联现象。例如，当多台设备通过网线连接实现EtherCAT功
    先楫半导体HPMicro 486 06/17 07:56

  • 2024年全国大学生电子设计竞赛H题-自动行驶小车MSP430

    2024年全国大学生电子设计竞赛H题-自动行驶小车MSP430
    24年电赛H题-自动行驶小车MSP430 1、赛题回顾 2、电路图设计 3、系统程序设计 3.1、PID设计 4.2、编码器程序 4、
    嵌入式基地 3299 02/12 14:40

  • SIWARD希华晶体差分振荡器（SPXO）

    SIWARD希华晶体差分振荡器（SPXO）
    SIWARD希华晶体差分振荡器（SPXO）是一款高性能的有源时钟器件，专为高噪声环境和高速数据传输系统设计，通过差分信号输出提供卓越的抗干扰能力与频率稳定性，是5G通信、工业自动化、高端计算设备等对时序精度要求严苛场景下的理想选择
    合肥铭华商电子有限公司 4757 03/07 17:31

  • 电路设计调试：那些书本上没写，但实际中常踩的坑

    电路设计调试：那些书本上没写，但实际中常踩的坑
    防护电路设计是门学问。TVS管选多大电压？放哪？怎么走线？很多人直接把TVS管放在插座旁边，但泄放路径太长，效果大打折扣。正确做法是，TVS管靠近干扰入口，泄放地要低阻抗，走线要短。
    工程师高培 746 03/26 17:22

  • 从0到1，搞懂BMS AFE芯片电路设计四大问题

    从0到1，搞懂BMS AFE芯片电路设计四大问题
    文末领取BMS电路设计资料合集！
    硬件那点事儿 269 07/06 14:52

  • 差分探头就是隔离探头吗？

    差分探头就是隔离探头吗？
    一、差分探头的原理 ‌高压差分探头属于功能隔离型探头，但不属于绝对完全隔离的探头‌，这一结论是由它的技术设计和性能特性决定的。
    志励永达 342 07/01 10:34

  • 霍尔与差分运放电流采集

    霍尔与差分运放电流采集
    100A 20mV/A (典型值) 表贴 (SMD) ACS773LCB-050B-SMT-T 3.3V ±50A 26.4mV/A (典型值) 表贴 (SMD) 三、差分运放电流采集
    爱上电路设计 565 06/09 13:40

  • 如何评估PCB板的USB、MIPI总线的差分阻抗？

    如何评估PCB板的USB、MIPI总线的差分阻抗？
    为确保信号完整性，评估其差分阻抗至关重要。本文将深入探讨PCB板上USB差分阻抗和MIPI总线差分阻抗的评估方法，提供专业解决思路和方案。
    小班通 1078 05/03 08:27

  • 为什么高速服务器、光模块都开始用差分晶振？

    为什么高速服务器、光模块都开始用差分晶振？
    差分晶振就是在这一轮需求升级里普及的。 为什么差分的信号更“干净” 差分晶振同时输出两路相位相反、幅度相等的信号。相比单端CMOS，它天生有三样更强：抗共模噪声、低电磁辐射、信号完整度高。
    SJK晶科鑫 897 05/28 15:45

  • Unbelievable！DDR5的地址时钟竟然按差分50欧姆设计

    Unbelievable！DDR5的地址时钟竟然按差分50欧姆设计
    乍一看，也没啥特别的，不也还是差分线，不也还是从头拖到尾，和地址控制信号一样的拓扑结构嘛！真的是这样吗？难道大家就没发现这根CLK时钟信号比旁边的地址信号粗很多吗？ 哦！！！
    一博科技 245 07/07 09:57

  • 从0到1，搞懂EFUSE电子保险丝芯片和外围电路设计（前传）

    从0到1，搞懂EFUSE电子保险丝芯片和外围电路设计（前传）
    接下来我将基于MPS的汽车级高压高电流E-Fuse芯片MPQ5884规格书 ，带你从0到1深度搞懂E-Fuse电子保险丝的内部机制、外围关键电路设计依据、电路计算及外围核心器件的选型方法。
    硬件那点事儿 1174 05/22 15:31

  • 调了3次EMC都没过，我才懂差分晶振的优势根本不是抗干扰

    调了3次EMC都没过，我才懂差分晶振的优势根本不是抗干扰
    一、从根源抵消共模噪声，复杂环境下信号不“飘” 这是差分晶振最核心的实战优势，也是普通单端晶振根本补不上的短板。
    TKD泰晶科技 243 07/08 11:11

  • 开关电源中的光耦经典电路设计

    开关电源中的光耦经典电路设计
    本文将深入探讨开关电源中的光耦经典电路设计，分析其工作原理、典型电路结构、应用案例及未来发展趋势。 　　
    先进光半导体 1489 01/26 14:52

  • AI算力会“光伏化”，而156.25MHz差分晶振，为什么反而更刚需？

    AI算力会“光伏化”，而156.25MHz差分晶振，为什么反而更刚需？
    一、差分晶振：不是 “有没有频率”，是 “系统稳不稳” 高速系统里，时钟不是 “滴答滴答”，而是定义采样边界。 边界不稳→采样漂移→眼图闭→误码率飙升→CDR锁不住→链路通但跑不动。
    SJK晶科鑫 1094 05/02 12:46

  • 从0到1，搞懂EFUSE电子保险丝芯片和外围电路设计（本篇1）

    从0到1，搞懂EFUSE电子保险丝芯片和外围电路设计（本篇1）
    上一篇文章，我们讲解了，从0到1，搞懂EFUSE电子保险丝芯片和外围电路设计（前传）从0到1，搞懂EFUSE电子保险丝芯片和外围电路设计（前传）,介绍了ESUFE耐压为什么是80V呢？
    硬件那点事儿 696 06/25 08:47

  • 优化差分放大器电路！高精度只需这几步

    优化差分放大器电路！高精度只需这几步
    在各种应用领域，采用模拟技术时都需要使用差分放大器电路，如图 1 所示。例如测量技术，根据其应用的不同，可能需要极高的测量精度。
    亚德诺半导体 761 03/10 13:21

  • JSM3471E 半双工 RS-485/RS-422 差分收发器

    JSM3471E 半双工 RS-485/RS-422 差分收发器 02:11
    JSM3471E是杰盛微推出的适用于锂电池供电系统的半双工 RS-485/RS-422 差分收发器，采用 8 引脚 MSOP 封装，支持2.5V 至 5.5V 单电源供电，接收器使能、驱动器禁用时从 3.6V
    杰盛微半导体JSMSEMI 611 03/17 07:44

  • 信号线共模电感在高速差分接口中的选型与应用设计

    信号线共模电感在高速差分接口中的选型与应用设计
    差模阻抗与漏感 差模阻抗（或漏感）是衡量共模电感对差分信号影响的关键参数。理想情况下差模阻抗为零，实际存在漏感Lleak。漏感会引起差分插入损耗和相位偏差，导致眼图闭合。
    eefocus_4221172 960 06/11 11:27
查看更多