芯耀
名称：选择器译码器组合逻辑电路设计VHDL代码Quartus仿真
软件：Quartus
语言：VHDL
代码功能：
1、设计一个8选1数据选择器,并仿真出结果。
3392
2025/10/15
-
-
名称：基于FPGA的BCD计数译码显示电路设计VHDL代码Quartus仿真 软件：Quartus 语言：VHDL 代码功能： 利用VHDL语言,实现0~9901任意进制1402 2025/07/26 -
本文将深入探讨开关电源中的光耦经典电路设计，分析其工作原理、典型电路结构、应用案例及未来发展趋势。856 01/26 14:52
-
名称：3线8线译码器74LS138设计（代码在文末付费下载） 软件：QuartusII 语言：VHDL 代码功能： 3线8线译码器74LS138的设计 使用VHDL1137 2025/04/30 -
名称：3-8译码器设计VHDL代码ISE仿真 软件：ISE 语言：VHDL 代码功能： 3-8译码器设计 实验目的 1、熟悉ISE软件的使用 2、掌握FPGA1102 2025/09/08 -
ITLV组包、解包测试 本文demo可在公众号聊天对话框输入关键字：简易嵌入式自定义协议设计思路，即可获取。 下面通过两个典型场景演示协议的使用。980 01/09 09:24
-
名称：三线八线译码器设计Verilog代码modelsim仿真 软件：modelsim 语言：Verilog 代码功能： 三线八线译码器设计 三线八线译码器的三线是指三位二进制数字1593 2025/09/03 -
今天就来讲讲在RTOS环境下低功耗设计的思路。 写在前面：编程思维 嵌入式产品的设计具有多样性、定制性，很多时候都要结合需求来实现软硬件设计。513 2025/12/04
-
在本文中，情况发生了一些改变：从集成电路设计一开始，就要从三维的角度考虑进行设计了。2141 2023/10/17 -
本文介绍一个简易的嵌入式日志系统设计思路。 类似文章： 简易嵌入式自定义协议设计思路！ 简易嵌入式优先级消息队列设计思路！ 1.770 01/26 11:12
-
本篇文章我们来梳理一个基于FreeRTOS，支持优先级、超时控制、零内存碎片的简易消息队列的实现思路。 1. 静态内存池 在MCU上，每次malloc/free都可能产生外部碎片。839 2025/12/05 -
基于单片机的16位逐次逼近AD电路设计 点击链接下载protues仿真设计资料：https://download.csdn.net/download/m0_51061483/920815351140 01/29 20:46 -
这不仅是这家EDA巨头的技术路线图，也是为整个半导体产业如何穿越复杂性与成本迷雾提供的一种解题思路。2210 2025/11/27 -
有一个非常有趣的发现：早期的便携照明产品，比如露营灯、应急台灯，它们的电路设计往往非常“粗犷”。251 03/10 11:46
-
携手致远 重新定义企业信息化建设新思路 云中客总经理孙永祥讲道：“随着互联网+的时代到来，进一步改变了大家的生活方式，打破了传统企业的信息化格局，各种SAAS平台的快速诞生、发展，与传统软件形成了不对称性竞争格局713 01/27 10:53
-
名称：格雷码译码器及伪随机序列发生器设计Verilog代码Quartus仿真 软件：Quartus 语言：Verilog 代码功能： 设计一个输入8位格雷码输出8位(bit)二进制码的译码器579 2025/08/14 -
名称：3线-8线译码器74LS138设计VHDL代码Quartus仿真 软件：Quartus 语言：VHDL 代码功能： 74LS138 为3 线－8 线译码器，其74LS1382299 2025/08/15 -
名称：4-10译码器设计VHDL代码Quartus仿真 软件：Quartus 语言：VHDL 代码功能： 4-10译码器设计 要求：参考3-8译码器，设计4-10译码器555 2025/06/27 -
在任何无线基站应用中，射频（RF）信号最初以低功率形式生成，但需要经过放大才能进行传输——这一过程由直接连接天线的功率放大器完成。 为确保功率放大器正常工作，必须向其内部每个FET的栅极施加偏置电压，以维持所需的漏极电流。需要说明的是，此处仅展示了功率放大器多级结构中的一个FET，但功率放大器的每一级结构都与此类似。 当偏置电压达到预设值后，射频信号会耦合到栅极电压上，随后信号被放大并输出至下一级740 2025/12/16
-
名称：3-8译码器设计Verilog代码vivado ego1开发板 软件：vivado 语言：Verilog 代码功能： 3-8译码器设计 使用2种方法设计3-5511 2025/06/17
