• 名称:4位二进制加法器设计VHDL代码Quartus仿真 软件:Quartus 语言:VHDL 代码功能: 4位二进制加法器 quartusII 9.0软件
    FPGA代码设计学习资料 1211 2025/10/11
  • 名称:基于FPGA的4位二进制加法器设计Verilog代码VIVADO仿真 软件:VIVADO 语言:Verilog 代码功能:4位二进制加法器 FPGA代码Verilog
    FPGA代码设计学习资料 761 2025/08/01
  • 名称:2位二进制异步加法计数器设计VHDL代码Quartus仿真 软件:Quartus 语言:VHDL 代码功能: 1、用集成触发器74LS74实现2位二进制异步加法计数器
    FPGA代码设计学习资料 779 2025/08/17
  • 名称:50以内的加法及显示电路设计VHDL代码Quartus仿真 软件:Quartus 语言:VHDL 代码功能: 1) 基本要求: 设计 2 位数的加法及显示电路
    FPGA代码设计学习资料 719 2025/10/13
  • 本设计采用“加/减计数器 + 双DAC数模转换 + 运算放大器加法器”的结构,实现稳定可靠、范围可调的输出电压控制。
    嵌入式基地 1015 01/29 21:24
  • 二进制逆向工程是网络安全领域最艰深的技术之一——分析师需要在数千行反汇编指令中重建算法逻辑,在海量路径中定位脆弱点,并在重重限制下构造出稳定利用。
    RskAi 688 03/16 15:33
  • 现在好了,整盘磁带扔进去,AI能从头读到尾,理解二进制文件中的模式、结构和逻辑关系。
    RskAi 3283 03/16 11:48
  • 16位加法器,用于完成两个16位操作数A[15:0]、B[15:0]的加法运算,并输出16位结果F[15:0]以及最高位进位CN16。
    FPGA代码设计学习资料 698 06/16 14:57
  • 加法器,用于完成两个16位操作数A[15:0]、B[15:0]的加法运算,并输出16位结果F[15:0]以及最高位进位CN16。
    FPGA代码设计学习资料 1037 06/08 14:29
  • 如果是一位准备买车的终端消费者看到这则新闻,心里大概率会暗喜:现在买车越来越划算了,车企赚不到我的钱,咱不当“冤大头”。
    车灯研究院 522 06/09 13:16
  • 资料获取:【应用笔记】LAT1269 SPI读取数据的最后一位出错问题 1.
    芯次元玩家 952 03/17 14:37
  • 但其实它就像一位沉默寡言却心思细腻的老友,悄悄融入了我们日常工作、生活和研发的每一个角落,不张扬、不浮夸,踏踏实实帮机器读懂人类的语言,也帮人类更轻松地和智能设备对话。
    eefocus_4229580 486 05/14 07:48
  • 4、“减法-加法”排查 为什么说干扰源u2并不一定是“罪魁祸首”呢,也有一种情况,去除干扰源1后波形的确是几乎没有变化(只下降 1dBuV 不到或者更小),去除干扰源2后幅值下降很多,这个时候也可以说干扰源
    爱上电路设计 418 06/08 11:15
  • 最近半导体圈有个消息,值得认真聊一聊。 3月20日,上海赛昉半导体科技有限公司联同多间产业领航企业及机构共同宣布,香港RISC-V联盟正式成立,赛昉科技为联盟的首届会长单位。紧接着3月24日,赛昉科技官宣CEO徐滔出任香港特首顾问团顾问。但这些并不是最紧要的,真正值得关注的是,官方动作频频的赛昉科技,它的那颗已经成功完成在港研发的“狮子山芯”芯片,已实现客户交付,有望成为全球首款销量突破百万颗的高
    中科育成投资 1288 03/27 11:30
  • 钟总您好: 冒昧打扰您。 我叫鑫同学,2024年毕业于XXXX技术大学机械制造及自动化专业,现在人在深圳。最近这段时间,我连续读了您公众号里的几篇文章,《芯片销售人才,为何那么难找》《一家国产芯片公司的破局与成长》,读完之后感触很深,所以鼓起勇气给您写这封自荐信。 先说结果:我非常希望进入半导体芯片销售行业,也非常希望能有机会加入三伍微,长期扎根下来,跟着公司一起成长。我认真读了您写的面试那几位候
    钟林谈芯 752 05/21 17:09
  • 吾拾微电子(苏州)有限公司(简称:吾拾微)专注于晶圆级临时键合解键合设备及永久键合设备的开发、销售,为客户提供flow设计在内的一站式服务,致力于为全球半导体客户提供高标准的系统解决方案。公司始终坚持自主研发,拥有一支20余年晶圆级键合经验的研发团队,先后荣获科技领军人才企业、国家级高新技术企业、专精特新中小企业和瞪羚企业等多项荣誉资质。 2020年蔡维伽在《芯片揭秘》预言3D堆叠会成风口,很多人
    芯片揭秘 684 04/29 11:02
  • 融合做加法:从“各报各的”到“统一拼图” 在传统架构中,各雷达独立输出处理后的目标结果,信息碎片化难以避免。
    移远通信 661 04/28 08:24
  • 名称:8位二进制硬件乘加器(代码在文末下载) 软件:QuartusII 语言:VHDL 代码功能: 8位二进制硬件乘加器 要求:yout= a0 x b0+a1 x
    FPGA代码设计学习资料 900 2025/05/11
  • 本应用笔记提供了关于CAN接口电路设计的建议,包括原理图和布局。文档介绍了如何设计终端节点和非终端节点的电路,并详细说明了各元件的选择和计算方法。
    思瑞浦3PEAK 1971 04/13 11:31
  • 名称:基于FPGA的串行进位加法器和超前进位加法器Verilog代码Quartus仿真 软件:Quartus 语言:Verilog 代码功能: 串行进位加法器和超前进位加法器
    FPGA代码设计学习资料 687 2025/07/24
查看更多