芯耀
名称：基于FPGA的FIR数字滤波器的设计Verilog代码Quartus仿真
软件：Quartus
语言：Verilog
代码功能：利用所学知识设计并制作一个基于FPGA数字滤波器
2142
2025/11/27
-
-
名称：CIC和FIR滤波器设计Verilog代码VIVADO仿真 软件：VIVADO 语言：Verilog 代码功能： CIC和FIR滤波器设计 数据从端口进入后，1079 2025/08/07 -
时间太长，怕大家忘了我，今天我来了，今天由“82年的程序媛”本媛给大侠带来基于FIR滤波器的带限白噪声的设计，后续本媛还会继续更新产品项目开发心得，学习心得等，欢迎大家持续关注，话不多说，上货。1019 2025/08/20
-
名称：QuartusFIR低通滤波器设计verilog代码 软件：Quartus 语言：Verilog 代码功能： FIR低通滤波器设计： 使用移位、相乘再相加的的方式设计1576 2025/06/10 -
名称：基于FPGA的FIR滤波器设计设计VHDL代码VIVADO仿真 软件：VIVADO 语言：VHDL 代码功能： 信号输入：正弦信号1、2的混频：信号1频率：4MHz678 2025/08/05 -
名称：FIR滤波器电路设计Verilog代码Quartus仿真 软件：Quartus 语言：Verilog 代码功能： FIR滤波器电路 完成有限冲击响应低通数字滤波器设计857 2025/08/20 -
FPGA元器件在高速并行处理和数据传输中有独特优势，FPGA正在前端信号处理中越来越多地代替ASIC和DSP。我们需要的就是这种设计周期短，功能密度高，重组时间短的元器件。1893 2025/03/05 -
名称：FIR低通滤波器设计VHDL代码Quartus仿真 软件：Quartus 语言：VHDL 代码功能： FIR低通滤波器设计： 1、要求滤波器截止频率1KHz，338 2025/07/01 -
个人音频发展日新月异，曾经受欢迎的 IIR 滤波器如今因音质劣化遭市场排斥，而 FIR 等新型滤波器则崭露头角。下面为你详细介绍各类滤波器在音频处理中的情况。1254 2025/09/18
-
名称：FIR滤波器低通滤波器（代码在文末付费下载） 软件：Quartus 语言：Verilog/VHDL 本资源含有verilog及VHDL两种语言设计的工程，每个工程均可实现以下1402 2025/05/07 -
FPGA元器件在高速并行处理和数据传输中有独特优势，FPGA正在前端信号处理中越来越多地代替ASIC和DSP。我们需要的就是这种设计周期短，功能密度高，重组时间短的元器件。2028 2024/04/28 -
第一部分 设计概述 自适应滤波是近几十年发展起来的信号处理理论的的新分支。随着人们在该领域研究的不断深入，自适应处理的理论和技术日趋完善，其应用领域也越来越广泛。2546 2025/10/20
-
名称：RISC五级流水线CPU设计verilog仿真 软件：Quartus/modelsim 语言：verilog 本文实现的CPU是一个五级流水线的精简版CPU(也叫PCPU2351 2025/05/08 -
名称：串行和并行转换器的开发设计VHDL代码Quartus仿真 软件：Quartus 语言：VHDL 代码功能： 设计项目 该项目将涉及VHDL中并行到串行和串行到并行转换器的开发和仿真1258 2025/09/29 -
今天和大侠简单聊一聊基于matlab FPGA verilog的FIR滤波器设计，话不多说，上货。1883 2024/05/30
-
这些应用要么需要采用高速采样和高速串行读出，要么需要利用 MAX22195所提供的非串行化并行数据。通过并行操作方式使用MAX22190/MAX22199，能够实现诊断功能和配置灵活性。406 2025/08/08
-
为了进一步提升DDR的效率，目前采用的技术是流水线内存访问方式。 对硬件开发人员来说，流水线内存访问的实现的基础是SDRAM的命令总线和数据总线分开。818 2025/09/15
-
多工位并行测试通过集成多个独立工位实现同步测试，能有效利用设备资源、缩短测试周期。其设计需兼顾工位独立、系统协同与操作便捷，实践中要平衡效率与质量。728 2025/09/16
-
名称：基于FPGA的8阶线性相位结构FIR设计Verilog代码VIVADO仿真 软件：VIVADO 语言：Verilog 代码功能： 8阶线性相位结构FIR 滤波器系数设计1458 2025/08/05 -
打开软件后，用鼠标左键按住不松开一个4m的流水线拖入左侧视图。 松开后放在场景中。468 02/05 13:12
